Samsung si prepara ad aumentare la produzione di chip

Samsung, nonostante l'attuale situazione economica piuttosto problematica, espanderà la capacità del suo impianto di Pyeongtaek.

Avatar di Antonello Buzzi

a cura di Antonello Buzzi

Editor

Stando a quanto riportato dai colleghi di Reuters, Samsung, uno dei maggiori produttori di semiconduttori al mondo, si sta preparando ad aumentare la sua capacità di produzione di chip presso la sua fabbrica P3 di Pyeongtaek, in Corea del Sud, nonostante la recessione economica in corso e, più in generale, il rallentamento dell'industria di semiconduttori rispetto a qualche mese fa. In particolare, la nota azienda starebbe pianificando di potenziare la realizzazione di wafer da 12" per le DRAM, nonché aumentare la produzione di chip a 4nm. La fabbrica P3 di Pyeongtaek aveva già avviato la produzione di chip NAND all'avanguardia all'inizio di quest'anno e costituisce l'impianto attualmente più importante dell'intera azienda. Nel 2023, è prevista l'installazione di almeno altre 10 nuove macchine EUV.

The Elec, tuttavia, ha affermato che Samsung, a causa dell'attuale situazione economica mondiale, ha visto aumentare in modo significativo i costi dei materiali necessari per portare a termine i piani di espansione della fabbrica P3. Si parla di un esborso aggiuntivo, rispetto a quanto previsto precedentemente, di oltre un trilione di won coreani, pari a più di 721 milioni di euro, in prevalenza dovuto all'aumento dei prezzi dei suoi appaltatori. Inoltre, la conclusione dei lavori inerenti ad alcune parti dell'impianti è stata posticipata di un anno, il che potrebbe portare la società a sostenere ulteriori costi extra.

Alcuni mesi fa, il più grande produttore di semiconduttori al mondo, TSMC, aveva affermato di essere pronto ad avviare la produzione sul suo nodo di processo a 3nm (N3). Rispetto al nodo N5, entrato in HVM nel 2020, il nuovo N3 di prima generazione dovrebbe offrire un miglioramento delle prestazioni del 10-15% (a parità di potenza e complessità) a fronte di una riduzione dei consumi del 25-30% (a parità di velocità e numero di transistor), nonché un aumento della densità logica di circa 1,6 volte. Il nodo N3 farà uso della tecnologia FinFlex, che è stata in grado di migliorare la flessibilità di progettazione dei chip, semplificando l’intero processo. Per maggiori dettagli a riguardo, vi consigliamo di leggere il nostro precedente articolo dedicato.

Leggi altri articoli