image/svg+xml
Logo Tom's Hardware
  • Hardware
  • Videogiochi
  • Mobile
  • Elettronica
  • EV
  • Scienze
  • B2B
  • Quiz
  • Tom's Hardware Logo
  • Hardware
  • Videogiochi
  • Mobile
  • Elettronica
  • EV
  • Scienze
  • B2B
  • Quiz
  • Forum
  • Sconti & Coupon
Offerte & Coupon
Accedi a Xenforo
Immagine di Perché il 2026 segna la svolta pragmatica dell’AI Perché il 2026 segna la svolta pragmatica dell’AI...
Immagine di Trump elogia Intel dopo il debutto di Panther Lake Trump elogia Intel dopo il debutto di Panther Lake...

Enter the Matrix

Spesso il principale collo di bottiglia per le prestazioni è la memoria di sistema. Ottimizzarla può velocizzare in maniera considerevole il vostro PC: vi spieghiamo come farlo!

Advertisement

Avatar di Tom's Hardware

a cura di Tom's Hardware

@Tom's Hardware Italia

Pubblicato il 01/07/2003 alle 00:00 - Aggiornato il 15/03/2015 alle 01:11
Quando acquisti tramite i link sul nostro sito, potremmo guadagnare una commissione di affiliazione. Scopri di più
Enter the Matrix

Il controller delle memorie per prima cosa invia la riga dell'indirizzo della cella alla quale si riferisce alla logica del modulo. Dopo un certo periodo di tempo, tRCD (RAS-to-CAS delay), il modulo rende disponibili i contenuti della riga come archivio temporaneo. Nei moderni chip RAM questo processo richiede da due a tre cicli di clock. Possono capitare anche frazioni, come per esempio 2,5 cicli di clock (CL 2.5), siccome le RAM DDR possono mandare segnali dati e di controllo due volte per ciclo di clock (sia con segnale di clock in salita che in discesa).

Una volta che l'archivio temporaneo è popolata dai contenuti della riga, la controller invia un segnale CAS (column address strobe) che trasmette l'indirizzo della colonna della cella di memoria. L'invio dei dati così individuati al registro di output richiede un tempo tCL, ossia equivalente alla latenza CAS.

Nel BIOS è possibile impostare il numero di cicli di clock per i timing tRCD and tCL. Più bassi sono questi valori, maggiori sono le performance. Un'impostazione di CL di 2.0 o anche di 1.5 è possibile solo per i moduli più veloci.

Se si leggono dati adiacenti nella stessa riga di memoria, l'unico fattore che determina la velocità di accesso è il timing CL, siccome il controller conosce già l'indirizzo della riga e non ha bisogna di ricercarla ancora. Quando il controller deve invece rivolgersi a diverse righe nella RAM, impiega un tRAS (row active time) prima di potersi spostare da una riga all'altra. Il tempo tRAS è incrementato dal tempo tRP (RAS precharge time), che è necessario per caricare i circuiti a un livello di voltaggio più alto. In altre parole, anche i moduli di memoria rapidi necessitano di almeno sette cicli di clock per l'intero processo.

I moderni chip di memoria DDR sono suddivisi in quattro segmenti (banchi) ognuno dei quali rappresenta una zona di memoria separata. Il bank interleaving permette di indirizzare simultaneamente zone in differenti banchi, aumentando quindi la quantità di dati trasmessi. Mentre dei dati vengono letti da un banco di memoria, è possibile indirizzare una nuova zona in un altro banco. Dal BIOS è possibile specificare quanti banchi possono essere indirizzati contemporaneamente. L'impostazione più veloce è quattro.

Le notizie più lette

#1
Il 2026 è chiaramente l'anno del cloud gaming, arrendiamoci

Editoriale

Il 2026 è chiaramente l'anno del cloud gaming, arrendiamoci

#2
L’IA clona un’azienda in due giorni ma la reputazione è un’altra cosa

Business

L’IA clona un’azienda in due giorni ma la reputazione è un’altra cosa

#3
Controllare i lavoratori assenteisti, Amazon ha un nuovo strumento
2

Business

Controllare i lavoratori assenteisti, Amazon ha un nuovo strumento

#4
Trump elogia Intel dopo il debutto di Panther Lake
4

Hardware

Trump elogia Intel dopo il debutto di Panther Lake

#5
Dolby Vision 2 in arrivo: cosa sapere sul nuovo standard HDR
1

Altri temi

Dolby Vision 2 in arrivo: cosa sapere sul nuovo standard HDR

👋 Partecipa alla discussione!

0 Commenti

⚠️ Stai commentando come Ospite . Vuoi accedere?

Invia

Per commentare come utente ospite, clicca quadrati

Cliccati: 0 /

Reset

Questa funzionalità è attualmente in beta, se trovi qualche errore segnalacelo.

Segui questa discussione

Advertisement

Ti potrebbe interessare anche

Trump elogia Intel dopo il debutto di Panther Lake
4

Hardware

Trump elogia Intel dopo il debutto di Panther Lake

Di Antonello Buzzi
Perché il 2026 segna la svolta pragmatica dell’AI
3

Hardware

Perché il 2026 segna la svolta pragmatica dell’AI

Di Antonello Buzzi
ChatGPT a breve vi aiuterà a trovare lavoro
2

Hardware

ChatGPT a breve vi aiuterà a trovare lavoro

Di Andrea Maiellano
Il CES 2026 ha mostrato i problemi del settore PC
3

CES 2026

Il CES 2026 ha mostrato i problemi del settore PC

Di Andrea Maiellano
AMD non esclude una beta di FSR 4 per RDNA 3
1

Hardware

AMD non esclude una beta di FSR 4 per RDNA 3

Di Antonello Buzzi

Advertisement

Advertisement

Footer
Tom's Hardware Logo

 
Contatti
  • Contattaci
  • Feed RSS
Legale
  • Chi siamo
  • Privacy
  • Cookie
  • Affiliazione Commerciale
Altri link
  • Forum
Il Network 3Labs Network Logo
  • Tom's Hardware
  • SpazioGames
  • CulturaPop
  • Data4Biz
  • TechRadar
  • SosHomeGarden
  • Aibay

Tom's Hardware - Testata giornalistica associata all'USPI Unione Stampa Periodica Italiana, registrata presso il Tribunale di Milano, nr. 285 del 9/9/2013 - Direttore: Andrea Ferrario

3LABS S.R.L. • Via Pietro Paleocapa 1 - Milano (MI) 20121
CF/P.IVA: 04146420965 - REA: MI - 1729249 - Capitale Sociale: 10.000 euro

© 2026 3Labs Srl. Tutti i diritti riservati.