Controller di memoria
Fin dall'introduzione del bus ring con il chip R520, AMD ha continuato a lavorare sul suo controller di memoria. L'ultima novità inserita consiste nella separazione dei client che sono avidi di bandwidth (come la cache texture L2, o le ROP), dai client che usano meno bandwidth (il controller PCI, il controller del display, etc).